PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-284548

(43)Date of publication of application: 12.10.2001

(51)Int.CI.

H01L 27/10 H01L 27/108 H01L 21/8242

(21)Application number: 2000-099647

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.03.2000

(72)Inventor: KISHII SADAHIRO

WATANABE JUNICHI


ITO AKIO

KELLY ANDREW

(54) SEMICONDUCTOR MEMORY DEVICE AND PRODUCING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent oxidization between the lower electrode of a capacitor and a plug. SOLUTION: A hole 18 is formed on an insulating film 17, a barrier metal layer 19a is formed on the inner surface of the hole 18 and the upper surface of the insulating film 17, and a tungsten layer 19b is formed on the barrier metal layer 19a inside the hole 18 by CVD. Then, the tungsten layer 19b and the barrier metal layer 19a are removed from the upper surface of the insulating film 17 by either grinding or etching, the tungsten layer 19b is left inside the hole 18 in the state of making a recessed part 18a existent at the upper part inside the hole 18. and a contact metal layer 19c is formed inside the insulating film 17 and the recessed part 18a. Then, the contact metal layer 19c is removed from the upper surface of the insulating film 17 and left only inside the recessed part 18a by either grinding or etching, a ferroelectric capacitor 20 is formed thereon and further, the capacitor 20 is annealed in the oxygen-containing atmosphere.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国**特許**庁(J.P)

四公阴特許公報(A)

(11)转背出额公园科号 特別2001-284548 (P2001-284548A)

《43)公開日 平成15年10月12日(2001.10.12)

451

(51) Int.CL*

國別記号 451

FΪ

7-71-) (#-5)

HOIL 27/10 29/108 21/8242 HO 1 L 27/10

5 F D 8 3

651

李空館水 未搬水 前水項の数7 OL (全 11 II)

(21)出票参号

19 H2000 - 99647(P2000 - 99647)

(22)出題日

平成12年8月31日(2000.8.21)

(71) 出版人 000005223

含工程模式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(78) 強裝者 岸井 貞治

神奈川県川崎市中駅区上小田中4丁目1番

1号 省上超标式会社内

11277 101-

神奈川県川崎市中原区上小田中4丁目1番

1号 富士森株式会社内


(74) 代理人 100081872

弁理士 黄本 杏三

半導体記憶装置及びその親走方法 (54) [発明の名称]

(57)【要约】

【課題】半導体記憶装置の製造方法に関し、キャパシタ 下部電極とブラグの間の酸化を防止すること。 【解決手段】絶縁関1プにホール18を形成し、ホール 1 8内面と絶縁膜17上面の上にバリアメタル層19 e を形成し、CVD法でタングステン層 19 bをホール 1 - 8内のパリアメタル暦 1.9 a上に形成し、研磨。エッチ。 "バックのいずれかでタングステン層 11日 6及びパリアメ タル層 19.6を絶縁限17上面から除去するとともに、 ボール 18内の上部に凹部 186が存在する状態でタン グステン層 19 6をホール 18内に残し、絶縁限17と 凹部18 a内にコンタクトメタル層19 cを形成し、研 ・磨いエッチパックのいずれかでコンタクトメタル層する c を絶縁膜17上から除去して凹部18c内にのみ残 じ、その上に強誘電体キャパシタ20を形成し、さらに キャパシタ20を詮索含有雰囲気中でアニールする。



【特許請求の範囲】

【請求項 1】半導体基版の上に形成された絶縁膜と、

前記指導膜に形成されたボールと、

対記ホールの中で上部に凹部を有するように形成された タングステン層と、対記値縁限の上に形成された酸化イ リジウムを有する下部電極と強誘電体限と上部電極とか らなるギャパシタと、

前記ホールの前記凹部内に埋め込まれ、前記下部電優と 前記タングステン層とのコンタクト抵抗を低減したコンタクトメタル層とを有する半導体記憶装置。

(請求項2) 前記四部内において、前記コンダクトメタル層の上に形成されたイリジウム層を有することを特徴とする請求項1 に記載の半導体記憶装置。

[請求項3] 前記コンタグトメタルは、変化チタン、変化タングステン、変化タンタル、タンタル、変化アルミニウムシリコン、変化ダンタルシリコンから選択されることを特徴とする請求項1又は請求項2に記載の半導体記憶装置。

(請求項 4) 半導体基版の上に絶縁既を形成する工程 と

前記路縁既にホールを形成する工程と、

前記ホール内面と前記絶縁既上面の上にパリアメタル層 を形成する工程と、

前記パリアメタル層の上にGV D法によってタングステン層を形成して、該タッグステン層を耐記ホール内に発 、 塩まる工程と、

研度、エッチパックのいずれかによって前記タングステン層及び前記パリアメタル層を前記路経験上面から除去ずるとともに、前記ホール内の上部に凹部が存在する状態で前記タングステン層を前記ホール内に残す工程と、前記路線数と前記凹部内にコンタクトメタル層を形成する工程と、

研究。エンチバックのいずれかによって前記コシタクト メタル母を前記絶縁映上から除去して前記四部内にのみ ##1789.k

新記ホールの上に形成されて酸化イリジウムを有する下部を後と強誘策体層と上部電極とからなるキャバンタを 形成する工程とを有する半導体記憶装置の製造方法。

【請求項5】 対記コンタクト層を対記絶辞牒から除去する前が後に、対記コンタクト層の上にイリジウム層を形成するTrgと

研感。エッチバックのいずれかによって前記イリジウム 層を前記絶縁限止から除去して前記凹部内で前記コンタ クドメタル層の上にのみ残す工程とをさらに有する請求 項 41記載の半導体記憶装置の製造方法。

[請求項 6] 前記キャパシタの形成移に前記キャパシタ を酸素含有雰囲気中でアニールすることを特徴とする請求項4に記載の半導体記憶装置の製造方法。

【諸求項7】前記コンタクトメタルは、変化チタン、室 化タングステン、変化タンタル、タンタル、変化アルミ ニウムシリコン、室化ダンタルシリコンから選択されることを特徴とする話求項4又は話求項5に記載の半導体記憶装置の製造方法。

【発明の詳細な説明】

10001

[発明の属する技術分野] 本発明は、半導体記憶装置及びその製造方法に関し、より詳しくは、強誘電体、高勝電体、高勝電体・高勝電体キャパシタを含む半導体記憶装置及びその製造方法:

(0002)

【従来の技術】近年、「Cカード等のメモリデバイスとしてFeRAMが使用されている。FeRAMのセル様。 造として例えば図1に示すような構造のものがある。図 1において、シリコンを振1にはMOSドランジスタ2 が形成され、その上にはキャパシタのが形成されている。

【0003】そのMOSトランジスタ2は、シリコン基版1上にケート地球図をを介して形成されたゲート電腦(ワートは)26と、ケート電腦250両側のシリコン基版11に形成された不純物拡散層20:2 dとを有している。また、MOSトランジスタ2を覆う5102層間絶縁図3に形成されたホール4にはポリシリコンのブラグ5が埋め込まれ、そのブラグ5は、シリコン基版1の不純物拡散層20に接致されている。また。5102層間絶縁、関う上には、一部がブラグ5に接続する第一の酸化イリジウム(iro) 関56、第二の酸化イリジウム関56。アニア酸誘電体関7、第三の酸化イリジウム関56及び第二のイリジウム関56が順に形成されている。

[0004]第一のirの2数5%、第一のir股6%、第二 のir02数5。は所定の大きさにパターニングされてまた パシタQの下部電極5を構成し、また、P. Z.下強誘電体、 関フは所定の大きさにパターニングされてキャパシタQ の誘電体数を構成し、さらに第三の酸化イリジウム数8 e、第二のイリジウム数86も形定の大きさにパターニ ングされてキャパシタQの上部電極8を構成する。

【OOO5】以上のようなボリシリコンのプラグ5直上 にキャパシタQを形成する構造は、例えば、1989; Symp osium on VLSI Technology Digest of Technology Paper s, pp. 141-142 に記載されている。この文献に記載され ているプラグの材料であるポリシリコンは、タングステ シと比較して抵抗が高いので、ロジックデバイスとの過 載には向いていない。

[00005]

【発明が解決しようとする課題】本発明者は、ブラグの 材料として、抵抗が低く、ロジックとの温度が容易なタ ングステンを採用することを試みている。設計ルールが 〇: 35μm世代以降の半路体デバイスでは、MOSト ランジスタの不純物拡散領域にフラグが接触する面積が 着心く挟まり、ブラグと不純物拡散領域との表面コンタ クト抵抗が例えば1kのレベルにまで達し、法留まりを 悪化する要因として見逃せなくなったため、不純物広哉 該極表面を高融点金属シリサイド化するいわゆるサリサ イド技術を用いてコンタクト面における抵抗を下げる工 夫が必須といわれている。

【0007】しかし、工程を開除化し、メモリセルデバイス、ロジックデバイス等の異なる領域でプラグを一工程で一点に形成しようとすると、同じ半導体基板面の金でのプラグ形成子定領域表面も高融点金属シリサイド化せざるを得ない。この場合、設計ルールがの、35μm世代以降のデバイスにおいてもたらされる微細化は、プラグを作りつけるべき窓の幅をも狭めてしまうが、一方で、層間距縁段の厚さは絶縁性能を維持し、配験層間の相互干渉を違けるには、やちなくある程度の厚さを確保するしかなく、その結果、プラグ用ボールの関ロが狭くて奥行きの深い高アスペクト比になってしまう。このような高アスペクト比のホールに対してはスパッタリングを用いてタッグスデンを形成することには無理がある。

【0008】例えば、図2(a) に示すように、層間結構 限3の上面とボール4の内面に沿ってパリアメダル限9 を形成した後に、そのパリアメタル限9の上にタングス テン限10を形成することになるが、スパッタリンク形 成によって常アスペクト比のボール内をタングステン既 10で埋めようとすると、ボール4内ではボイド10:a の発生が避けられなくなる。

【0009】 そして、そのようなボイド 10 e のある状態で、\$1026は映上のタングステンをCMPにより除去しようとすると、図2(b) に示すように、研磨体子時にボイド 10 e の中に研磨剤のが入り込んでしまって信頼性が低下する。あるいは、図2(c) に示すように、PZ T強誘電体限7等を形成した後に、PZ T特性発現のために酸素療団気下で500~700℃の高温でキャバシタのを加速すると、ボイド 10 e が破裂し、層様成材料がホール4の周囲に飛動してデバイス性能に致命的な場場をもたらし、ひいては歩管まりを低下させる原因となる。

【00 10】 - 方、微細デバイスに対しては、ボイド発生を防ぐために高温高圧スパッタリング法を用いることにも無理がある。余分な高温や圧力をかけることは、デバイスの他の傾向にストレスを及ぼしかれず、歩部まりを下げる要因となることからである。余分に陰をかければ、例えばロジックデバイスを高速化させようとして汚く不純物を挙入して形成されたソース/ドレイン領域の下に金属が突き抜けるまでシリサイド化が深く進んでしまい、ジャンクション破壊が起こる可能性も高い。

【のの111】また、ブラグとして用いようとしているタングステンは、ポリシリコンと比較して酸化されやすく、また、タングステンの上に直にIrO2限を形成すると、それらのコンタクト抵抗が増大する。そこで、下部電極の最下層として、IrO2限の下にさらにTilk Wi, Talk 。

Ta, Alsin, Tasinのいずわかの導電膜を形成して、Ir02 膜とタングステンプラグとのコンダクト地位を低減する ことが考えられる。

【0.0.12】しかし、図3に示すように、下部電極の扇下層として酸化されやすし材料限。例えば「IN 関6 dを採用すると、Pで工強器電体限7のエッチングによるダメージからの回復をれらって酸素雰囲気でアニールする。 関に、FIN 関6 d はその側面方向から酸素が供給されて酸化してしまってその側部の限度が増大してキャパシダ構成限に歪みが生じる。例えば、酸素雰囲気中で7.00で、20分のアニールを行うと、そのFIN 関6 d はその・側面から内方にO: 2μm程度酸化される。

【OO 13】その酸化が発生すると、TIN 既らせの周辺部の限度が局部的に増加するので、その上のfro2既らら等の平坦性が損なわれる。そのような酸化は、TINの代わりにWitan、Ta、Alsin のしずれを使用しても生じる。ここで、下部電極らを構成するfr限らしば、PZT、強誘電体限7を透過してくる酸素を吸収する機能があるので、その下のLIN、WIN、Tan、Ta、Alsin、Tasin、Wの限らせの酸化を抑制する機能があるが、側方からの酸化を抑制する機能があるが、側方からの酸化を抑制するとはできない。

【0014】本発明の目的は、ボイドの発生を抑制して タシグステンプラグを形成し、さらに、キャパシタ下部 電径とブラグの間の酸化を防止することができる半導体 記憶装置及びその製造方法を提供することにある。

[00:15]

【課題を解決するための手段】上記した課題は、半等体 を振の上に形成された地縁膜と、その始縁膜に形成され たホールと、ホールの中で上部に凹部を有するように形 成されたタングステン層と、蛇縁膜の上に形成された酸 化イリジウムを有する下部電径と強誘電体膜と上部電径 とからなるキャパシタと、ホールの凹部内に埋め込まれ 下部電径とタングステン層とのコンタクト抵抗を低 減したコンタクトメタル層とを有する半等体記憶装置に よって解決される。

【0016】上記した半導体記憶装置において、凹部内で制記コンタクドメタル層の上に形成されたイリジウム層を有してもよい。また。上記した課題は、半導体等級の上に絶縁限を形成する工程と、近縁限上面の上にバリアメタル層を形成する工程と、パリアメタル層の上にベリアメタル層を形成する工程と、パリアメタル層の上にベリアスタル層をボール内に充填する工程と、研磨、エッチバックのいずれかによってタングステン層を形成して、このタングステン層をボール内に充填する工程と、研磨、エッチバックのいずれかによってタングステン層をがパリアメタル層を絶縁限上面から除去するとともに、ボール内の上部に凹部が存在する状態でタングステン層をボール内に対す工程と、矩磨にと凹部内にコンタクトメタル層を発縁限上から除去して凹部内にのみ残す工程と、ボールの上に形成されて酸化イリジウムを有す

る下部电接と強誘电体層と上部電接とからなるキャパシタを形成する工程とを有する半導体記憶装置の軽調方法によって解決される。この場合、キャパシタの形成後にキャパシタを設集含有等関系中でアニールしてもよい。【0017】上記した半導体記憶装置の軽調方法において、コンタクト層を絶縁膜から除去する工程と、研磨、エッチパックのいずれかによってイリジウム層を絶縁膜上から除去して凹部内でコンタクトメタル層の上にのみます工程とをさらに有してもよい。なお、上記したコンダクトメタルは、変化チタシ、変化タングステンに変化タンタル、タンタル。変化アルミニウムシリコンから選択される。

(00118)上記した本発明によれば、経縁映のホール内のプラグを構成するタングステン層とキャパシタの下部乗権の間に形成されるコンタクトメタル層をボールの上部に埋め込むようにした。これにより、キャパシタを監索合有雰囲気中でアニールしてもそのコンタクトメタル層が設果に触れることはなくなり、コンタクトメタル層の膜厚増加は防止される。

【0019】また、そのホール内においてコンタクトメタル層の上にイリジウムを埋め込むようにしている。 これにより、従来のようにキャパシタ下部電極としてイリジウム層を設化イリジウムをでは成らなり、その下部電極を設化イリジウムのみで構成してキャパシタの層数が減って、発標製上のカパレッジが改善される。

[0020] さらに、絶縁限のホール内にタングステン 層を形成する際に QV D法を採用している。 したがっ で、ボール内のタングステン層にボイドが発生すること が阻止される。

[0021]

(発明の実施の形態) ぞこで、以下に本発明の実施形態 を図面に基づいて説明する:

(第1の実施の形態) 図 4(a) は、本発明の第1実施形態のFeRAMセルを示す断面図である。図 4(a) において、シリコン(平等体) 基板11の表面にはメモリセル領域を区画するためのLOCOS層12の形成され、そのメモリセル領域にはワードのWLを兼ねたケート電極13aがシリコン基板11上にゲート経験以13bを介して形成されている。また、シリコン基板11のうちゲート電極13aの両側方には、不純物拡散層13c、13dが形成されている。それらのゲート電極13。不純物拡散層13c、13dが形成されている。それらのゲート電極13、不純物拡散層13c、13dが形成されている。それらのゲート電極13、不純物拡散層13c、13dが形成されている。それらのゲート電極13、不純物拡散層13c、13d等は、MOSドランジスタ1

【00.2.2】MOSトランジスタ13、シリコン壁板1 1、LOCOS層12は、302よりなる第二路線膜1 4。第2路線膜15によって覆われ、その第1、第2路 縁膜14,15には第1に形成された第1のホール15 を適してピット線8上が第1の不純物鉱版層13。に接 競されている。また、ビットはBLと第2路縁取15の 上には、\$102よりなる第3路縁敗17が形成されている。

[0023] ぞして、第1~第3指縁膜14、15、1 7.において第2の不純物拡散層 1・3 dの上には、第2の ホール・18 が形成されている。 その第2のホール 18の 内面には、チタン、金化チタンが順に形成されてなる二 層構造のパリアメタル限19 eが形成され、さらに、第 2のボール18の中には、タングステン棋196とその 上に形成されたコンタクトメタル層190からなるプラ ガイタが埋め込まれている。 コンタクトメタル暦190 は。例えば金化チタン(TIN)と 宏化タングステン(W N)、変化タンタル(Tall)、タンタル(Ta)、変化ア・ ルミニウムシリコン(AIS IN)、室化タンタルシリコン (Tasin) のいずれかの塔電膜から形成されている。 【0024】さらに、第3絶縁限17の上には、図4 (b) に示すように、ギャパシタ20を構成する下部電極。 21と強誘電体膜22と上部電極23が頂に形成され。 その下部電極21はブラグ19のコンタクトメタル層1 9%に接続されている。下部電極21は、ブラグ19に 接続される第1の酸化イリジウム (16,02) 層2 1 e と その上に順に形成される第1のイリジウム(17)。層21 6と第2の酸化イリジウム層210とから構成される。 強誘電体膜22としては、PZT、PLZT、STB等 の関が適用される。また、上部電極23は、下から頂口 形成された第3の酸化イリジウム層23mと第2のイリ シウム層236から構成されている。

【0025】さらに、キャパシタ20と第3絶縁限17上には絶縁保護限24が形成され、その上にはホール246を通してキャパシタ20の上部電極23に接続される配換25が形成されている。以上のような特成のメモリセルにおいては、ブラグ19なるコシタクトメタル層19なるコシタクトメタル層19なるコシタクトメタル層19なるコシタクトメタル層19なるカシステン層19なの間の電気抵抗が低減される。しかも、能化されやすじ材料のコンタクトメタル196は、第2のホール1日内のみに形成されてキャパシタ20の強誘電体限22を設金アニールする際にコンダクトメタル層19なが破したれることがなくなる。

[0026] なお、下部電優21 Eおいて、第1の酸化イリジウム限21 eを省略して第1のイリジウム限21 bを第3施録限17上に直に形成してもよい。止記したプラク19の形成については、以下の第2、第3実施形態において説明する。

(第2の実施の形態) 図5(a) ~(d) は、本発明の第2 実施形態を示すメモリセルのブラグ形成工程を示す断面 図であって、図4の1-1線から見た断面図である。

【0027】図5(a) に示す状態になるまでの工程を説:

明する。ます、シリコン参板11を預う第1~第3倍縁 関14, 15, 17を順に形成した後に、フォトリング ラフィー法によりパターニングして不軽物拡散層13d の上に直径500 nmのホール18を形成する。802よ りなる第3倍縁限17はTEOらガスを用いてプラズマ CVD法によって形成される。

【0028】続いて、スパッタによって、ホール18の内面と第3節縁関17の上に映降10mmのチタン層と映度50mmの変化チタン層を続けて形成し、これをパリアメタル層19aとする。さらに、六フッ化タングステン(WF6)が入る用いてCVD法によりパリアメタル層19aの上にタングステン層19bを形成してホール・18内に埋め込む。そのタングステン層19cの成長条件として、成長雰囲気圧力を0。BToyn 成長温度を400ととし、ガスについてはWF6が入流量を300socm、水素(H2)がス流量を35mとし、ホール18内のタングステン層19cにはポイトが発生することはない。

【00029】次に、図5(6) に示すように CMP法によって第3略は映17上のタングステン暦196とパリアメタル暦196を除去するとともに、ホール18内の上にディシング部186を形成する。このディシング部186を形成するためにCMP法の際に乗らかい研磨布。例えばSUBAAOO(ローデル)を使用する。 対いて、図5(c) に示すように、スパッタ法により、TiN、WN、Tan、Ta、Aisin、Tasin のいずわかをコンタクトメタル程190としてディシング部186内と第3略解料17上面の上に形成する。

【6030】次に、図5(の に示すように硬い研磨布として001000(ローテル社)を使用してコンタクドメタル層100を研磨して平坦化することにより、第3 ・絶辞映17の上面上からコンタクトメタル層190を除 ・まするとともに、ディシング部180を埋め込むようにコンタクトメタル層190を残す。以上によりホール18内のブラグ19の形成が終了する。

[0031] この後に、図4(b) に示すような下部電極21を構成する(r02層21 a、1/層21 b、1/02層21 c.を順に形成し、その上に強誘電体膜22を形成し、さらにその上に上部電極23を構成する)r02層23 e、1r層23 bを順に形成する、1r02層21 a、21 o、23 a と1/層21 b、23 bはスパッタ法により形成され、致誘電体膜22を構成するPZTはソルゲル法により形成される。

(0032)また、PZTを形成した後には、酸素雰囲気中でアニールを施してPZTを搭載化させる。さらに、不部電極21、PZT強誘電体膜22、上部電極23を成膜した後に、それらをフォトリングラフィー法により図4(6)に示したようなキャパシタの形状にパターニングし、その後に、酸素雰囲気中でキャパシタ20を温度700℃程度でアニールしてキャパシタ特性を回復させる。

【0033】以上のような工程により形成されたメモリセルは、図4(b) に示したように、フラク19を構成するタングステン層19.6と下部電極21を構成するいの。層21eの間に形成されるコンタクトメタル層19.0がボール18中に完全に埋め込まれるので、キャパシタ形成後に酸素含有雰囲気中で高温アニール処理が随されてもコンタクトメタル層19.0が酸化されることがなくなる。これにより、図3に示したようなキャパシタ形成後の下部電極21の周辺部での持ち上がりが無くなる。

【0034】また。プラグ19を構成するタングステン。層196をCVの法により形成したので、ホール18内。でのタングステン層196にはボイドが発生しなくなり、プラグ19への汚物の温入やプラグ19の加熱の際の破裂が防止される。

(第3の実施の形態)、本実施形態では、第2実施形態と 異なるブラグの形成方法について図6(a) ~ (d) に基づいて説明する。なお、図6において、図5と同じ符号は、同じ要素を示している。

【0035】ます、図5(a) に示すように、シリコンを 版11を頂う第1~第3億様限14、15、17を頂に 形成した後に、フォトリングラフィー法によりパターニ ングして不純物度散層13dの上にホール19を形成する。競いで、スパッタによって、ボール18の内面と第3 3億様限17の上にチタン層と室化チタン層を続けて形成し、これをパリアメタル層19eとする。さらに、C Vの法によりパリアメタル層19eの上にタングステン。層19bを形成してボール18内に埋め込む。

【003.6】なお、それらの層の形成方法や形成条件は、第2実施形態と同じである。次に、図6(b) に示すように、エッチバックによって第3路縁襲17上のタングステン層196とバリアメダル層198を除去し、さらに、ホール18内の上に深さ200nm程度の第186を形成する。この場合のエッチング条件として例えば、SF6とN2の混合ガスを用いる。

【0037】 続いて、図5(c) に示すように、スパッタ 法により、T.N、M、TaN、Ta、AISIN、TaSIN のいず れかをコンタクトメタル屋19cとしてディシング部1 Ba内と第3結縁限17上面の上に形成する。次に 図 6(d) に示すように、硬い研磨布として1000 (ローテル社) を使用してコンタクトメタル屋19cを 研磨して平坦化することにより、第3結縁限17の上面上からコンタクトメタル屋19cを除去するどともに、ディシング部18cの中にディッシングが生しないよう にコンタクトメタル層19cを残すようにする。

【0038】以上によりホール18内のブラグ19の形成が終了する。この後に、第2実施形態で説明したような工程でキャパシタ20を形成する。以上のような工程によれば、図4(b)に示したように、ブラグ19を構成するタングステン層19bと下部電極21を構成するに02層21eの間に形成されたコンタクドメタル層19c

がホール 18中に埋め込まれた状態になるので、キャパシタ形成後の酸素含有雰囲気中での高温のアニール処理が加されてもコンタクトメタル層 19cが酸化されることがなくなる。従って、図3に示したようなギャパシタ形成後の下部電極21の周辺部での持ち上がりが無くなる。

【0039】また、プラグ19を構成するタングステン 関196をCV O法により形成したので、ホール18内 のタングステン層196にはポイドが発生しなくなり、 プラグ19への汚物の温入や加熱の際のプラグ19の破 製が防止される。

(第4の実施の形態) 図7(a) は、本発明の第1実施形態のFeRAMセルを示す断面図であり、図4(a) と同じ符号は同じ要素を示している。

【0040】図7(a) において、ジリコン(半導体) 基版・1の表面にはメモリセル領域を区面するためのとのCOS層1とが形成され、そのメモリセル領域にはワード政W Lを兼ねたゲート電極13aがジリゴン基版11上にゲード絶縁限13bを介して形成されている。また、シリコン基板11のうちゲート電極13aの両側方には、不純物拡散層13a、13dが形成されている。それらのゲート電極13、不純物拡散層13a、13d等は、MOSドランジスタ13を構成する。

【00.4.1】MOSトランシスタ13、シリコン基板11、LOCOS房12は、5102よりなる第16時限14、第26時限15によって覆われ、その第1、第26時限14、1.5には第1に形成された第1のホール15を通してピット領日しが第1の不純物拡散層136に接続されている。また、ピット領日しと第26時限15の上には、5102よりなる第36時限17が形成されてい

【0042】 そして、第1~第3語経験14,15,17において第2の不純物拡散層13,dの上には、第2のホール18が形成されている。その第2のホール18の内面には、チタン、変化チタンが順に形成されてなるこ。 居構造のパリアメタル膜30~が形成され、さらに、第2のホール18の中には、タングステン膜30~とイリジウム層30~4が順に形成され、それらによりホール18内にはフラグ30が埋め込まれている。コンタクトメタル層30~は、例えば114、MC,TaN、TaS AIS IN、TaS INのいずれかの基金膜から形成されている。

[0043] さらに、第3絶縁限17の上には、図7(b) に示すように、キャバシタ31を構成する下部電極32、強誘電体限33、上部電極34が順に形成されている。下部電極32は第1の酸化イリジウム(lt.02)層から構成され、強誘電体限33はPZT、PLZT、SBT等から構成され、また、上部電極34は、下から順に形成された酸化イリジウム層346とイリジウム層346から構成されている。

(00.44) さらに、キャバンダ3.1と第366段限1.7上には絶縁保護限2.4が形成され、その上にはボール24。を通してキャバンダ3.1の上部電極3.4に接続される配は2.5が形成されている。以上のような構成の文モリセルにおいては、ブラグ3.0を構成するタングスデン層3.0 bの上にTIM 等よりなるコンダクトメタル層3.0 cによってイリジウム層3.0 cによってイリジウム層3.0 cによってイリジウム層3.0 cによってイリジウム層3.0 cによってイリジウム層3.0 cによってイリジウム層3.0 cによって外部から適断されているので、キャバシダ3.1の強誘電体限3.3を触奏アニールする際にコンダクトメタル周3.0 cの動能化されることがなくなる。

【0045】さらに、コンタクトメタル層305の酸化を助止するためにその上に形成されるイリンウム層30 aも併せてホール19内にのみ残すようにしたので、イリシウムと第3結縁限との密電性を向上させるために形成される酸化イリシウムが一層不要となる。上記したプラク30の形成については、以下の第5、第6実施形態において説明する。

(第5の実施の形態) 図8(a) ~(d) は、本発明の第5 実施形態を示すメモリセルのブラグ形成工程を示す断面 図であって、図7のローロ段から見た断面図である。

「00.4 5] 図 8(a) に示す状態になるまでの工程を説明する。この工程は、第2実施形態で説明したと同じ工程とする。即ち、シリコン基板11を覆う第1~第3倍、緑は14、15、17を順に形成した後に、フォトリングラフィー法によりバターニングして不純物取取を13。4の上にホール1.8を形成する。続いて、スパッタによって、ホール1.8の内面と第3倍線限1.7の上にチタンでは、カール1.8の内面と第3倍線限1.7の上にチタンでと変化チタン層を続けて形成し、これをパリアメタルの30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。さらに、パリアメタルを30.6とする。このでは、10.6にする。10.6

【0047】次に 図8(b) に示すように、エッチパックによって第3倍録限17上のタングステン暦30.6とパリアメタル暦310.aを除去するとともに、ホール18内の上に深さ30.0 nm程度の凹部18.cを形成する。 独いて、図8(c) に示すように、スパッタ法により、「1 N、M、 TaM: Ta、 AIS IN: TaS IN のいずわかをコンタクトメタル暦30.cとして凹部18.c内と第3轮録限17上面の上に形成じた後に、スパッタ法によりイリジウム暦30.dを30.0 nmの厚さに形成する。

(0048) 次に、図8(の に示すように、硬い研磨布として 1 0100 (ローテル社) を使用してコンタクトメタル層30cとイリジウム層30dを研磨して平坦化することにより、第3倍縁限17の上面上からそれらの層30c、30dを除去するとともに、四部18eを埋め込むようにそれらの層30c、30dを残す。以上

によりホール 1 8内のプラグ30の形成が終了する。 【00.48】この後に、図グ(b) に示すような下部電極 3.2を構成する1r02層を形成し、その上に強誘電体限3 3 を形成し、さらにその上に上部電極3.4 を構成する1r 02層3.4 e、1r層3.4 bを関に形成する。1r02層と1r層 はスパラタ法により形成され、強誘電体限3.3 を構成するPZTはソルゲル法により形成される。

【0.050】また、PZTを形成した後には、酸素雰囲気中でアニールを施してPZTを結晶化させる。さらに、下部電極32、PZT強誘電体膜33、上部電極34を成膜した後に、それらをフォトリングラフィー法により図7(6)に示したようなキャパシタ31の形状にパターニングし、その後に、酸素雰囲気中でキャパシタ31を温度700で程度でアニールしてキャパシタ特性を同復させる。

【0051】以上のような工程により形成されたメモリセルは、図7(6)に示したように、ブラグ30を構成するダングステン層306と下部電極32を構成するIrQ型層の間に形成されるコンタクトメタル層190がホール18中に完全に埋め込まれるので、キャバシタ形成後に設案含有雰囲気中で高温アニール処理が施されてもコンタクトメタル層30のの配化されることがなくなる。これにより、図3に示したようなギャバシタ形成後の下部電極21の周辺部での持ち上がりが無くなる。

[0052]また。第1実施形態でキャパシタ下部電極を構成していたイリジウム層30dをホール18内に埋め込んだので、その下部電極の最下層として形成していた酸化イリジウム膜の形成が不要になり、キャパジタを強くすることが可能になる。さらに、ブラグ30を構成するタングステン層30bをCVD法により形成したので、ホール18内でのタングステン層30bにはボイドが発生しなくなり、ブラグ30への汚物の温入やブラグ30の加熱の際の聴歌が防止される。

(第6の実施の形態) 本実施形態では、第5実施形態と 異なるブラグの形成方法について図9。図10に基づい て説明する。なお、図9。図10において、図8と同じ 符号は同じ要素を示している。

【00.53】まず、図9(a) に示すように、ジリコンを版11.を限う第1~第3組縁限14, 15, 17を順に形成した後に、フォトリソグラフィー法によりパターニングして不純物拡散を13dの上にホール18の内面と第3組縁限17の上にチタン層と全化チタン層を破けて形成し、これをパリアメタル層30eとする。さらに、パリアメタル層30eの上にタングステン層30bをCVの法により形成してホール18内に埋め込む。

[0.054] なお、それらの屋の形成方法や形成条件 は、第2実施形態と同じである。次に、図9(b) に示す ように、研磨によって第3絶縁限17上のタングステン 層306とパリアメタル層306を除去し、ホール18 内にの水残す。その研究の際には、硬い研究市として1000 (ローテル社) を使用する。次に、図り(6) に示すように、ホール18内のタングステン層30 bとパリアメタル層30 aの上層部をエッチバックにより除去することにより、深さ300 m 程度の凹部18 dを形成する。この場合のエッチング条件として、例えばアルゴンガスを用いる。

【0055】 扱いて、図9(d) に示すように、スパッタ 法により、Fill 、M、Tall、Ta、Alsili、Tasiliのいず れかをコッタクトメタル層30cとして凹部18d内と 第3指標限17上面の上に300nmの厚さに形成す る、大に、図10(a) に示すように、コンタクトメタル 層30cを研磨して凹部18dの中にのみ残す。

[00,56] さらに、図1,00) に示すように、スパッタ法によりイリック人間30 dを形成して凹部18 dを完全に埋め込むようにする。そして、第36時限17上に形成されたイリック人間30dを図10(e) に示すように研磨。除去する。以上によりホール18内のブラグ30の形成が終了する。この後に、第5実施形態で説明したような工程でキャパッタ20を形成する。

【0057】以上のような工程によれば、図7(b) に示したように、プラグ30を構成するタングステン度30 6と下部電極32を構成するIr交易の間に形成されたコンタクトメタル層306がホール18中に埋め込まれた状態になるので、キャパシタ形成後の後素含有雰囲気中での高温のアニール処理が施されてもコンタクトメタル層1/96が酸化されることがなくなる。従ってく図3に示したようなキャパシタ形成後の下部電極32の周辺部での持ち上がりが無くなる。

【0058】また。第1実施形態でキャパシタ下部電極を構成していたイリジウム層30dをボール18内に埋め込んたので、その下部電極の最下層として形成してした酸化イリジウム膜の形成が不要になり、キャパシタを受くすることが可能になる。

[0059]

【発明の効果】以上述べたように本発明によれば、絶縁、 限のホール内のブラグを構成するタングスデン層とキャ パシタの下部電極の間に形成されるコンタクトメタル層 をホールの上部に埋め込むようにしたので、キャパシタ を監索含有雰囲気中でアニールしてもそのコンタクトメ タル層は配素に触れることはなく、コンタクトメタル層 の限厚増加を防止することができる。

【0060】そのホール内においてコンタクドメタル層の上にイリジウムを埋め込むようにしたので、従来のようにキャパシダ下部電極としてイリジウム層を酸化イリックム層で独立権にを採用する必要はなくなり、その下部電極を酸化イリックムのみで構成してキャパンタの層数が減って、絶縁膜上のカパレッジを改善することができる。

【0061】また、絶縁膜のホール内にタングステン層

を形成する際に CV D法を採用したので、ボール内のダングステン層にボイドが発生することを防止することができる。

【図面の簡単な説明】

【図1】従来技術を示すメモリゼルの断面図である。

【図2】従来技術のメモリセルのブラグの形成工程を示す断面図である。

【図3】従来技権のメモリセルのキャパンタの破集アニール後の状態を示す断面図である。

[図4] 本発明の第1実施形態に係るメモリゼルの断面 図である。

[図5] 本発明の第2実施形態に係るメモリセル用ブラグの形成工程を示す断面図である。

[図6] 本発明の第3実施形態に係るメモリセル用ブラグの形成工程を示す断面図である。

[図7] 本発明の第4実施形態に係るメモリセルの断面 図である。

【図9】本発明の第5実施形態に係るメモリセル用ブラグの形成工程を示す断面図である。

【図9】 本発明の第6実施形態に係るメモリセル用フラグの形成工程を示す断面図(その1)である。

[図i0] 本発明の第6実施形態に係るメモリセル用フラ グの形成工程を示す断面図(その2)である。

【符号の説明】


11…シリコン芸板(伴等体 芸板) 12…LOCOS、 13…MOSトランジスタ、14…第1 矩様限、15… 第2矩様限、17…第3矩様限、18…ホール、18。 ディシング部、186、18。…凹部、19…フラ グ、19。…バリアメタル層、19 6…タングステン 層、19。…コンタグトメタル層、20…キャバシタ、 21…下部電極、21。、21。…酸化イリジウム層。 216…イリジウム層、22…強誘電体層、23…上部 電極、23。…酸化イリジウム層。30.6。 タングステン層、30。…コンタクトメタル層、30.6。 タングステン層、30。…コンタクトメタル層、30.6。 イリシウム層、31…キャバシタ、32…下部電極、33…強誘電体層、34…上部電極。


[図1]


Shy Saros Cho; 6 Cho; 6

(SB)

健康技術 (その2)










[23]


(B 4)







[図 7.]







(E 5)









フロントページの競き

(72)発明者 伊藤 昭男 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

神奈川県川崎市中原区上小田中4丁目 1番 1号 富士通株式会社内 F.Qーム(参考) 5F083 FR02 6A21 JA14 JA15 JA36 JA39 JA40 JA42 MA17 NA08 PR21 PR22 PR33 PR38 PR40

(72)発明者 ゲリー アンドリュー

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.